1.1
PXIe数据采集卡的结构
采集卡的主要技术指标如下：4个单端模拟通道，4通道同时采样，每个通道采样率为100sps-8Msps可任意设定，分辨率为12bit。为了实现采集数据的实时存储，采用了PCI总线与主机接口。
4个通道的输入模拟信号经过缓冲放大和抗混迭滤波器后分别送入4片ADC中，由采样时钟发生器产生的采样时钟控制对模拟信号进行采样、保持和量化，输出的4路12bit数据复用为一路32bit数据送入FPGA中缓存并打包成帧并加入帧号等信息。成帧后的数据受主机端程序控制，通过PCI接口控制器经PCI总线送入主存中，根据需要进行处理或存盘，从而完成数据采集过程。
1.2PXIe数据采集卡元器件的选用
ADC采用了模拟器件公司（ADI）的AD9220子区式高速ADC，分辨率为12bit，采样率高为10Msps，片内带有高速低噪声采样保持放大器和电压参考源，可以简化设计。采集卡中所有的控制和时序逻辑全部由一片FPGA实现，综合考虑规模、速度、功耗等因素，选用了Xilinx公司的XCS30。该器件为Spartan系列FPGA，成本低速度快，可用逻辑门数为30000门。采样时钟发生器中DDS器件选用ADI的AD9830单片DDS集成电路，其高时钟频率为50MHz，内置10bit D/A变换器，频率控制字长32bit，频率分辨率可达0.005Hz，*本设计的需要。PCI总线控制器选用了Cypress公司的CY7C09449（PCI-DP），其特点是接口方式灵活，具备PCI总线Master能力，可以实现与主存或其他Slave设备的DMA传输，这对保证实时高速数据采集是十分必要的。
2、提高
PXIe数据采集卡性能的措施
2.1采样时钟发生器中低通滤波器的设计
低通滤波器的性能对保证采样时钟具有较低的jitter非常关键，因此在本设计中采用了7阶椭圆低通滤波器。为了避免引入有源器件自身电噪声，滤波器全部采用无源器件构成，滤波器对带外噪声抑制比约为-60dB。
滤波器的输入阻抗和输出阻抗均为100Ω，高于AD9830典型应用场合的50Ω，同时适当调整AD9830外接的电流设置电阻使得输出电流增大。这样可以增大输出信号电压范围，提高信号摆率（Slew Rate），有助于降低整形后时钟信号的jitter。
2.2PXIe数据采集卡采样时钟设置范围的分段
为了能产生较高频率（8MHz）的采样时钟，在时钟发生电路中使用了高速比较器MAX9010，其传播延迟仅5ns。当DDS输出信号频率较低的时候，信号在比较门限电平附近摆率过低，容易造成比较器多次翻转。虽然在后面的逻辑中采用了数字低通滤波器可以有效的去除这种干扰，但是仍然会引入jitter，使得采集系统性能劣化。
为此，在结构中，比较器整形后的时钟信号又通过一个可编程分频器。根据需要的采样率分段设置DDS输出频率，同时为分频器设置相应的分频比从而产生终的采样时钟。设需要的采样时钟频率为，DDS输出频率为，分频比为N，则有：
上述方案在实践中被证明是非常有效的。经过分频器输出的时钟稳定可靠，实测jitter不超过3ns，满足数据采集系统的要求。
2.3
PXIe数据采集卡的缓存和传输
当数据采集卡以高采样率8Msps工作时，4个通道的数据打包成帧后加上帧号等其他信息，总的数据通过率约为50MBytes/s。
在采集卡上用PCI-DP的16KB双口RAM对数据帧进行缓存，同时通过PCI总线将数据传送到主存中
数据先被存入Bank A，待存满后继续存入Bank B，同时向主机发出中断；主机端的中断服务程序启动DMA传输，将Bank A中的数据传输到主存中，待Bank B存满后数据又存到Bank A中，同时将Bank B中的数据传到主存；这样轮流进行，直到采集任务完成。
2.4多种触发方式的实现
为了适应尽可能多的测量要求， 数据采集卡应当具灵活的可编程触发方式。在本设计中，除了可以通过主机端软件控制的定时触发等方式外，还可以方便的在程序中设定通过外部触发源的电平或上升/下降沿进行触发。通过采集卡控制逻辑中的定时器可以实现以20ns的步长设置的长达85秒的延时触发，以及每通道多2K采样点的超前触发。各种触发方式及相应的控制和时序逻辑均使用Verilog语言设计并在FPGA中实现。
