时钟缓冲器芯片 返回列表页

时钟缓冲器芯片 时钟芯片是一种基于PLL的时钟发生器，采用ADPLL（全数字锁相环）技术，以实现的高频低相噪性能，并具备低功耗和高PSNR能力，可实现小于0.3ps RMS的相位抖动性能。

产品可输出差分100MHz，125MHz，156.25MHz和单端33.33MHz CPU时钟，同时输出6路25MHz缓冲参考时钟。

时钟缓冲器芯片

? 主要特性

l 7路单端LVCMOS输出，输出阻抗为30Ω；

l 3对LVPECL输出

-- 1路差分LVPECL输出对(QA，nQA)的输出频率为156.25 MHz

-- 2路可选的差分LVPECL输出对(QB，nQB和QC，nQC)的输出频率为100 MHz和125 MHz

l 1路单端LVCMOS输出（QD）的频率为33.33MHz CPU时钟

l 可选外部晶体或单端输入源

l 晶体振荡器接口用于25MHz晶体

l DCO频率：2.5GHz

l 125MHz下的RMS相位抖动，使用25MHz晶体（12kHz~20MHz）：0.188ps（典型值）

l 电源噪声抑制PSNR：-70dB

l +3.3 V电源电压

l -40°C至85°C环境工作温度

l 无铅（RoHS 6）封装

l 40引脚VFQFN封装6.0 × 6.0 × 0.85mm

? 时钟芯片应用场景

l 无线基站

l 以太网线卡，交换机和路由器

l SCSI，SATA，and PCI-express

l 低抖动，低相噪时钟发生器

赛思是一家为万物互联同频的时频科技企业，基于业界的时频科研与方案能力，赛思打造出软硬一体化的时频产品体系，面向电力、交通、通信、智能楼宇、数据中心、前沿领域等核心场景提供解决方案，持续为客户和社会创造价值。

浙江赛思电子科技有限公司成立于2013年，注册资金2.15亿人民币，总部位于浙江嘉兴科技城，全球研创总部位于北京中关村科幻产业创新中心，另设有西安、成都、武汉、深圳研发分部。总部占地面积20多亩，拥有近2万平的研发办公场所。

浙江赛思电子科技有限公司是工信部国家新兴产业创业投资引导基金、北京集成电路芯片基金、中国联通等国资背景基金重点投资的、科技部重点扶持的、多个省市政府重点投资引进的pre-IPO硬科技企业、国家、专精特新“小巨人"企业。

公司核心团队出自全球顶尖时钟技术公司，拥有国内时频行业技术；

自有FPGA守时和授时算法，可提升时钟守时和授时能力；

自研TDC技术，可提升PTP打戳精度；

采用kalman滤波算法和智能参数匹配和PI控制，可实现高精度驯服控制；

具有硬件设计与软件深度定制开发能力，可提供定制化解决方案；

所有时频关键技术都有自研能力，无需外协功能模块，可快速定位和解决产品问题；

具有时频大型组网和管理能力，可以为社会各行各业的系统精准运行做到保障传输、降低延时与通信加密的护航作用。