AD9554功耗仅为940mW,同时还能在430kHz至941MHz的输出范围内产生zui多8个输出时钟,与4个2kHz至1GHz外部输入参考时钟同步,其环路带宽低至0.1Hz。4个模数锁相环(ADPLL)可减少外部参考时钟存在的输入抖动或相位噪声。借助数字控制环路和保持电路,即使所有参考输入都失效,AD9554也能持续产生低抖动输出时钟。AD9554具有自适应时钟功能,允许用户在DPLL锁定期间动态改变其分频比。
AD9554时钟转换器的高集成度、自适应式时钟功能以及DPLL中嵌入的光纤传输网络(OTN)映射算法,可简化时钟电路、消除软件控制例程,从而降低系统成本。在50kHz至80MHz范围内,输出抖动为250fs,12kHz至20MHz范围内则为350fs。
AD9554主要特性:
•在保持模式下的GR-1244Stratum3稳定性
•平稳的参考切换,输出相位几乎无扰动
•自适应时钟可动态调整反馈分频器,用于OTN映射/解映射应用
•四通道ADPLL架构:
o4种参考输入方式(单端或差分)
o8路输出(单端或差分)
•4x4交叉点允许任意基准输入驱动任意输出
•支持ITU-TG.823、ITU-TG.824、ITU-TG.825和ITU-TG.8261以及ITU-TG.8262
•环路带宽低至0.1Hz,可保证SyncE兼容性
上一篇:霍尼韦尔新型传感器四大优势
下一篇:浅析车载GPS导航错误原因
免责声明
- 凡本网注明"来源:智能制造网"的所有作品,版权均属于智能制造网,转载请必须注明智能制造网,https://www.gkzhan.com。违反者本网将追究相关法律责任。
- 企业发布的公司新闻、技术文章、资料下载等内容,如涉及侵权、违规遭投诉的,一律由发布企业自行承担责任,本网有权删除内容并追溯责任。
- 本网转载并注明自其它来源的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品来源,并自负版权等法律责任。
- 如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
2025第十一届中国国际机电产品交易会 暨先进制造业博览会
展会城市:合肥市展会时间:2025-09-20